CMOS差动放大器晶体管的不匹配特性变化和解决方法研究

随着微电子制造业的发展，制作高速、高集成度的CMOS电路已迫在眉睫，从而促使模拟集成电路的工艺水平达到深亚微米级。因为诸如沟道长度、沟道宽度、阈值电压和衬底掺杂浓度都未随器件尺寸的减小按比例变化，所以器件的不匹配性随着器件尺寸的减小越加明显。在短沟道CMOS电路中由于不匹配性引起的特性变化可能会限制器件尺寸的减小而影响工艺水平的发展，这样不匹配性的消除就显得更重要。

1 差分放大器性能

差分放大器的目的是抑制共模输出，增大差模输出。期望差模输出电压随差模输入电压的变化而成比例变化。任意信号中的共模输入部分在电路中必须受到抑制。在理想对称的差分放大器中，每边的输出值都等于另外一边的输出值。当Vi1=－Vi2时，有Vo1=-Vo2，此时放大器是理想对称的。换言之，当输入是理想的差模电压（Vic=0）时，输出也是纯粹的差模形式的电压（Voc=0），因此Adm-cm=0。类似的，当只输入共模电压（Vid=0）时，Acm-dm=0。但是，即使在理想对称的差分放大器中，也不可能做到Acm=0。何况，即使标称相同的器件也会因为制造工艺的原因，存在有限的不匹配（失配）。因此非理想差分放大器本身还存在不匹配现象。

差分放大器性能的一个重要方面就是所能检测到的最小直流和交流差模电压。放大器的不匹配效应和温漂都在输出端产生了难以区分的直流差模电压。同样，不匹配效应和温漂会使非零的共模输入一差模输出增益非零的差模输入一共模输出增益增大。非零的Acm-dm对于放大器尤其重要，因为它将共模输入电压转换为差模输出电压，但在下一级输入时，却被当作差模电压信号。

如图1所示，当Vin=0，且完全对称，Vout=0，但在失配存在的情况下，Vout≠0。对于差分放大器来说，不匹配效应对直流性能的影响主要在两个方面：输人失调电压和输入失调电流，这两个参量描述了差分放大器中直流性能的一些输入参考效应。如图2所示，一个匹配的放大器的直流特性和一个失调电压源串联在输入端、失调电流源并联在输入端的时理想放大器的直流特性完全一致。只有当这两个参量都存在的情况下，失调模型才是正确的。

2 工艺消除失配

将处在饱和区的MOS管的特性表述为：

1/2μCoxW/L（VGS-VTH）2。对于两个标称相同的晶体管，μ，Cox，W，L以及VTH之间的失配导致了漏极电流的失配（VGS固定）或栅源电压的失配（漏极电流固定）。直观上可以认为，随着W与L的增加，他们的相对失配，△W／W与△L／L会分别减小，也就是越大的器件表现出越小的失配。一个更重要的观察结果是，随着晶体管面积（W／L）的增加，所有的失配都减小。例如，增大W会使△W／W与△L／L都减小。这是因为随着WL，的增加，随机变化经历更大的“求平均”过程，因此其幅值下降了。对于图3所示的情况，有△L2《△L1。这是因为，如果该器件被看成许多小晶体管的并联，如图3所示，若每一个宽度为W0，那么可以得出等效长度为：

式中：△L0是宽为W0的晶体管长度变化的统计值。等式表明，对于给定的W0，随着n的增加，Leq的变化减小，如图4所示。

上述结论也可以扩展到其他器件参数。例如，假定：器件面积增加，μCox与VTH有更小的失配。如图5所示，理由是，大尺寸晶体管可以分解为宽长分别为W0和L0小单元晶体管的串并联。其中，每个单元都呈现出（μCox）j与VTHj。对于给定的W0与L0，μCox与VTH经历更大的平均过程，致使大尺寸晶体管之间的失配更小。

3 版图方法减少失配

针对电路设计中，特别是全差动电路中的不对称而产生的电路失调，尽管有些失配是不可避免的，但是在版图设计中，可通过器件对称设计，使晶体管方面优化，对所关心的器件及周围环境进行对称性设计，尽量减少因工艺制造原理而引起的失配。

如图6（a）所示，如果两个MOS管按图6（b）那样沿不同方法放置，由于在光刻及圆片加工的许多步骤中沿不同轴向的特性大不一样，就会产生很大失配。因而图6（c）和（d）的方案更合理一些。这两者的选择是由一种称作“栅阴影”的细微效应决定的。

如图7（b）所示，为了避免沟道效应，通常在源一漏离子注入时把注入方向（或圆片方向）倾斜7°左右，这样栅极多晶硅就会阻挡一部份离子，形成阴影区。结果，在源区或漏区就有一条窄区，它接收的注入较小，因而在注入退火之后，使源区和漏区边缘的扩散产生了细微的不对称。

图7（a）给出考虑有栅阴影存在时的结构图，在图中，如果阴影区出现在源区（或漏区），那么这两个器件不会因阴影导致不对称。在图中，即使标出了这两个管子在阴影区的源（或漏）极，这两个MOS管也不一样，这是因为M1管源区的右边是M2管，而M2管源区的右边是场氧。同样，M1和M2左边的结构也不一样。就是说在制造过程中，M1和M2周围的工艺步骤不一致。因此图8所示的结构更好。

图8所示结构固有的不对称性可以通过在晶体管两边加两个虚拟MOS管的方法加以改进，因为这可以使M1和M2管周围的环境几乎相同，如图9所示。

同时，在对称轴的两边保持相同环境也很重要。例如，在版图中，只有一个MOS管旁边有一条无关的金属线通过，这会降低对称性，增大M1和M2之间的失配。在这种情况下，也可以在另一边放置一条相同的金属线（见图10），最好的办法就是去掉引起不对称的金属线。

对于大的晶体管，对称性就变得更困难了。例如，在图11所示的差分对中，为使输人失调电压较小，这两个晶体管的宽度都比较大，但沿x轴方向的梯度会引起明显的失配。为了减小失配，可以采用“共中心”的布局方法。这样沿x轴和y轴方向的一阶梯度效应就会互相抵消。如图12所示，这种布局把M1和M2都分成两个宽度为原来50％的晶体管，沿对角放置且并联连接。然而，在版图上布线很困难，经常会导致如图13所示的系统不对称，或者线对地电容及线间电容的不同而引起整体不对称。对于规模大一点的电路，如运放，则引走线可能过于复杂而无法实现。

线性梯度效应，也可像图12所示，通过“一维”交叉耦合的办法得到抑制。这里，所有四个宽度为50％的晶体管一字排开，M1和M2可由相邻两个晶体管与相距最远的两个晶体管分别相连构成，也可由两组相间隔的晶体管分别相连构成。

为分析该结构中的梯度效应，假设每两个相邻的半宽晶体管之间的栅氧电容变化为△Cox。将M1a和M4a并联，得到：

因此，这种类型的交叉耦合抵消了梯度效应的影响。若用图13所示的组合可得：

式（4）和式（5）显示，图13所示的方法消除误差的能力较差。

4 结 语

针对CMOS差动放大器晶体管的不匹配，从理论上深刻分析其不匹配原因，介绍电路设计方法和版图设计方法进行失调电压的消除，并对所提出的电路技术进行仿真验证，能够达到降低失调电压的效果。