中国电子技术网

设为首页 网站地图 加入收藏

 
 

使用逻辑信号、交流耦合和接地栅极驱动 CMOS 图腾柱

关键词:逻辑信号 CMOS 图腾柱拓扑

时间:2024-04-29 09:35:21      来源:网络

尽管大规模集成在当代电子设计中无处不在,但经典 CMOS 图腾柱拓扑中的分立 MOSFET 有时仍然是不可或缺的。这使得使用逻辑电平信号有效驱动它们的提示和技巧同样有用,因为它可能有点棘手,特别是在涉及标准逻辑电压电平之外的情况下。

尽管大规模集成在当代电子设计中无处不在,但经典 CMOS 图腾柱拓扑中的分立 MOSFET 有时仍然是不可或缺的。这使得使用逻辑电平信号有效驱动它们的提示和技巧同样有用,因为它可能有点棘手,特别是在涉及标准逻辑电压电平之外的情况下。

如果(幸运的是)它们不是,我们就得到了图 1。

 

幸运的是,图腾 FET 源极引脚连接到与逻辑电平匹配的正负轨,简单的直接连接(电线)就足够了。那么成功所需要的就是:

FET ON/OFF 栅源电压电平位于逻辑信号偏移范围内,并且
逻辑信号源具有足够的驱动能力来应对并联的 FET 输入电容。
第2项尤为重要,因为它影响图腾柱效率的大敌——交叉传导。

经常发生的情况是,在Q1导通和Q2不导通到相反状态之间的转变过程中,两个晶体管导通时会有一段重叠的时间间隔。这就是“交叉传导”,它会浪费电力,有时甚至会浪费很多电力。持续时间越长,浪费就越大。交叉导通的持续时间取决于逻辑信号完成0/1或1/0转换所需的时间,这取决于对各个栅极输入电容充电和放电所需的时间。延迟一个 FET 关断的电容也会延迟其互补伙伴的开启,这一事实在一定程度上缓解了跨导问题,但速度仍然至关重要。

现在假设 Q1 的 V ++源电压高于 V L。现在怎么办?图 2显示了一个简单的解决方案:交流耦合。

如果控制信号连续运行,图 2交流耦合可以解决正轨电压失配的问题。

当然,只有当逻辑信号始终具有交流分量时,这种简单的修复才有效。也就是说,如果其占空比既不是 0%(始终关闭)也不是 100%(始终打开):0% < DC < 100%。C1 的电容应至少比 Q1 的栅极电容大一个数量级(例如,1 nF)。虽然 D1 通常可以是普通结型二极管(例如 1N4148),但如果需要额外数百 mV 的栅极驱动,肖特基型二极管可能是更好的选择。

如果图腾的负轨低于地面,交流耦合也可以发挥作用,如图3所示。当然,同样的直流限制也适用。


图 3 的交流耦合和负轨失配也是如此。

那么,如果直流电不遵守规则,并且我们不能依靠简单的二极管来定义信号电平怎么办?参见图 4。


图 4当逻辑信号停止时,“接地”栅极 Q3 保持 C1 电荷。

小信号晶体管 Q3 配置为共栅非反相高速放大器,将必要的稳态电流传输至 Q1。选择足够低的 R2 电阻来提供 Q2 的预期源极至栅极漏电流(R2 = 10k通常是一个非常保守的选择),然后R1 = R2(V ++ /V L – 1)。

当然,如图5所示,同样的技巧也适用于负图腾轨。


图 5接地栅极 Q4 将逻辑信号转移到参考 C2 和 Q2 的负电源轨。

  • 分享到:

 

猜你喜欢

  • 新闻
  • 新品
  • 方案

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22 座谈回放
  • 公 司:ADI & Arrow