中国电子技术网

设为首页 网站地图 加入收藏

 
 

功率MOSFET的UIS(UIL)特性知多少?

关键词:功率MOSFET UIS(UIL)

时间:2024-03-25 10:31:54      来源:安森美

在关断状态下,功率MOSFET的体二极管结构的设计是为了阻断最小漏极-源极电压值。MOSFET体二极管的击穿或雪崩表明反向偏置体二极管两端的电场使得漏极和源极端子之间有大量电流流动。典型的阻断状态漏电流在几十皮安到几百纳安的数量级。之前我们讨论过功率MOSFET的雪崩效应,今天,我们将继续分享相关UIS (UIL)数据表的额定值。

在关断状态下,功率MOSFET的体二极管结构的设计是为了阻断最小漏极-源极电压值。MOSFET体二极管的击穿或雪崩表明反向偏置体二极管两端的电场使得漏极和源极端子之间有大量电流流动。典型的阻断状态漏电流在几十皮安到几百纳安的数量级。之前我们讨论过功率MOSFET的雪崩效应,今天,我们将继续分享相关UIS (UIL)数据表的额定值。

除了Ipk vs tav图之外,大多数功率MOSFET数据表还包含一个UIS能量额定值,通常列在最大值表中。这有点误导,因为很明显 (E=0.5Vav*Ipk*tav) 功率 MOSFET 理论上可以具有无限大的能量额定值,如果用无限小的电感器(tav接近零)和无限大的电感(tav接近无穷大)进行测量的话。功率 MOSFET 的 UIS 雪崩脉冲中消耗的能量随着tav的增加而增加。(见图8)。对于某些给定的 Tj(initial) 值,任何单个UIS雪崩额定值都可以作为位于Ipk vs tav SOA曲线上的任何Ipk、tav工作点。

选择一个工作点而不是另一个工作点作为数据表“最大”额定值的一些原因包括:选择工作点作为在生产线末端测试时用于筛选器件的相同工作点,或者出于营销或客户目的以指示某些所需的能量水平。将一个器件的UIS能力与另一个器件进行比较时,关键点是比较相同Tj(initial)温度下的Ipk vs tav绘图数据,而不是比较单个UIS额定值。


图 8.图7中的数据转换为雪崩中随时间变化的能量的数据。UIS能量随着tav的增加而增加。

几个设计和相关的晶圆加工属性被用来影响功率MOSFET UIS能力。其中最主要的是源极金属触点的设计和处理,但是讨论这些属性并不是理解任何功率MOSFET设计的主要目标的必要条件,关于UIS功能,关键是是确保器件热失效。也就是说,由于雪崩操作而在器件中耗散的能量仅受器件针对该特定功率函数的热能力的限制。具有相似BV特性(即相同或相似的雪崩电压)和相似热性能的MOSFET器件将具有相似的UIS能力。 由于实际应用中典型的UIS雪崩时间(并列在数据表图上)通常小于一毫秒,因此热流不会明显受到外部热边界条件的影响;主要的热约束是 MOSFET 裸芯的有源面积和厚度。因此,在MOSFET技术和类似技术内,作为tav函数的Ipk (fail)能力预计应该与裸芯有源面积成比例。事实证明这是正确的,见图9。

图9的y轴标记为Jpk(fail),单位A/mm2,这是单个MOSFET样品的Ipk(fail)值除以器件有源面积得到的值。这使得可以将来自不同 MOSFET 样品的Ipk(fail) vs tav数据包括在内,这些样品具有不同的裸芯有源面积(在本例中为约 1mm2到13mm2)。此外,图9显示了三种截然不同的60V MOSFET技术的数据,每种技术都具有相似的雪崩电压特性。从该数据中可以清楚地看出,这些具有相似雪崩电压特性的不同MOSFET技术表现出相同的UIS能力,与裸芯有源面积(或更准确地说,有源裸芯体积)成比例。图10显示了Jpk(fail)数据作为雪崩时间的函数,用于表示三个不同BV额定值的三组不同数据。图10说明,与较高BV器件相比,较低BV额定值(较低Vav)器件在雪崩中的给定时间具有更高的Jpk能力。然而,如果图10中的数据根据能量(失效)密度(以J/mm2为单位)绘制,则无论技术和BV额定值如何,能量密度大致遵循相同的函数,这进一步证明MOSFET UIS能力与裸芯有源体积成比例(见图11)。


图9.三种不同额定60V MOSFET技术的失效时峰值雪崩电流密度作为tav数据的函数


图10.三种不同BV额定值下多种MOSFET技术的失效时峰值雪崩电流密度与tav数据的关系


图11.失效时的能量密度与根据图10数据计算的tav数据。此能量密度函数对于任何额定值的BV产品都大致相同。

MOSFET UIS能力在任何情况下仅受MOSFET器件热能力限制,但有一个例外。在较高的雪崩电流密度下,MOSFET器件可能会在远低于热基Jpk(fail)预期值的情况下发生失效。也就是说,数据表上的Ipk vs tav图不能无限外推到更高的Ipk和更低的tav值。

其原因如图12所示。MOSFET结构的p掺杂区、n掺杂源极区和n掺杂漂移 (epi) 区形成一个npn晶体管。此npn晶体管的基极到发射极结由p掺杂区域和n掺杂源极区域形成,被前端金属短接。因此,源极金属触点是MOSFET UIS能力的关键设计和工艺参数。如果npn被激活,因为基极到发射极是正向偏置的,大量的雪崩电流将聚集在缺陷位置,导致器件快速失效。关键是要认识到p掺杂区域具有一定的电阻水平,因此在某些雪崩电流密度下,p-n结将正向偏置,从而激活npn晶体管。

图13显示了与较长雪崩时间相比,较低雪崩时间的 Jpk(fail) 数据,其中器件Jpk的失效显然是与固有的热性能有关。因此,任何功率MOSFET都必须对峰值雪崩电流有一个最大限制。即使数据表没有列出或显示最大UIS Ipk值也是如此。在应用设计中,如果需要从非常高幅值的短路电流中断开,雪崩过程中的最大Ipk限制可能会成为一个问题。由于PCB或电源线布线中的小杂散电感,即使雪崩能量远低于固有热失效所需的能量,MOSFET也可能在关断时发生雪崩失效。


图12.显示内部npn BJT结构的屏蔽栅极MOSFET结构的简化横截面图。虚线箭头代表雪崩电流。


图13.额定电压为40V的产品的峰值雪崩电流密度与tav的关系,显示了在低雪崩时间和高峰值电流密度下的非热失效

功率MOSFET可以在雪崩中重复运行,前提是每次雪崩事件都在安全工作限制范围(Ipk、tav、Tj(initial))内。也就是说,基于沟槽的MOSFET技术由于类似于热载流子注入的效应而导致重复的雪崩操作,可能会表现出直流参数偏移。图14说明了这一点;在雪崩期间,处于高电场下的漂移 (n−epi) 区域可能存在高电流密度(漂移或台面区域完全耗尽)。在沟槽结构中,栅极和屏蔽氧化物与高电流雪崩电流相邻,高电场可以将电荷载流子撞击到栅极和屏蔽氧化物中,具体取决于操作条件。平面技术结构在雪崩操作期间并非如此。通常,平面MOSFET结构不受重复雪崩HCI效应的影响。

受重复雪崩HCI效应影响的MOSFET直流参数包括BVdss(雪崩电压)、Idss(断态漏极-源极漏电流)、Vth(栅极-源极阈值电压)和Rds(on)(通态漏极-源极阻抗)。Igss(断态栅极-源极漏电流)不受重复雪崩操作的影响。通常,BVdss参数偏移会发生并在最初的几百到几千个重复雪崩循环中稳定下来,但增量幅度通常小于±3V,这在大多数情况下不会出现应用问题。在数百万至数亿次重复雪崩循环后,Idss会显著增加(从纳安范围到个位微安范围)。

通道中的迁移率会受到重复雪崩HCI效应的影响,导致Rds(on) 增加,同时Vth降低,同样是在超过数百万到数亿个重复雪崩循环后出现。这些参数是否显著变化以及变化幅度取决于重复雪崩操作条件(平均和峰值结温、结温变化、雪崩电流密度、雪崩时间和雪崩循环次数)。通常,这些参数偏移不会导致物理器件失效,但显然特定类型、幅度和方向的参数偏移可能会导致最终应用问题。图15显示了在重复雪崩条件下运行的沟槽MOSFET技术器件的参数偏移数据(相较于初始测量结果的变化量)示例。


图14.平面MOSFET结构(左)和屏蔽栅极MOSFET结构(右)的简化横截面图。虚线代表雪崩电流。


图15.沟槽型MOSFET中直流参数偏移作为重复雪崩循环数据的函数

关于功率MOSFET雪崩操作的关键点是,没有明确的方法来确定功率MOSFET重复雪崩能力的额定值。数据表上的任何重复雪崩额定值都应基于操作条件假设,并定义确定功能能力限制的方法(例如,达到某些直流参数百分比变化所需的循环次数)。

作为一般设计规则,应避免重复雪崩操作,这是首选的电路设计操作。当然,这不可能总是被实践;正如本应用笔记前面提到的,现实世界中需要MOSFET按照设计发生重复雪崩的应用。在这些情况下,为确定MOSFET对重复雪崩操作的适用性,最好使用应用操作条件根据实证分析进行评估。

UIS (UIL)是MOSFET雪崩操作的一种具体形式,由非钳位电感负载的关断引起。功率MOSFET的设计和制造使UIS雪崩操作仅受器件热能力或最大峰值雪崩电流密度的限制。Ipk与tav SOA的函数关系图是展示功率MOSFET UIS能力的最佳方式。除非已知并理解测试操作条件(Ipk、Vav、L、tav和Tj(initial)),否则不应在器件之间比较单个UIS能量额定值。具有相同或相似雪崩电压功能和相同或相似热能力的器件将具有相同的UIS失效能力,但Ipk vs tav SOA图的降额因子可能因使用的行业而异。安全的重复雪崩操作是有可能实现的,但根据操作条件可能会发生DC参数偏移。

  • 分享到:

 

猜你喜欢

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22 座谈回放
  • 公 司:ADI & Arrow