BCM交错PFC的时序逻辑设计的艺术

作者： 杨帅

前言：在前不久我在TCM交错PFC的变频错相上提出使用LPF得到周期长度平均值的方法再配合主路ZCD来实现，在仿真上取得了一些效果《以COT控制方法简化两相交错TCM PFC控制》。但是也引发了我的另外一个思考：主从模式下，如果以主路ZCD来刷新周期，辅路的开通是从主路delay 180°的地方开启。这样如果因为电感量的差异或者说是负载变化时，主路ON TIME的扰动导致主路可以用ZCD来刷新周期确保是ZVS工作。但是由于辅路没有直接抓到ZCD就开启新的PWM周期，所有难免会进入到CCM模式，那么如何解决主从控制可能存在的CCM问题呢？ 
 
本文绝大部分内容是搬运论文：A Cross-Coupled Master–Slave Interleaving Method for Boundary Conduction Mode (BCM) PFC Converters Hangseok Choi, Senior Member, IEEE, and Laszlo Balogh, Member, IEEE IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 27, NO. 10, OCTOBER 2012，还包含一些个人主观内容，如果觉得表达的不清楚或者是存在错误，可以自行查阅论文，本人能力有限，谢谢。
 
首先文章中提出的第一种方法是开环的主从控制，控制电流源对电容充电产生三角波，然后用峰值监测和保持电路来取得三角波的峰值，然后把峰值除以2得到峰值的一半，然而再与主定时电容器的三角波进行比较，从而得到主路delay 180°的地方发出去置位辅路。在开环的主从控制中仅有主路的ZCD参与了周期刷新，辅路只是靠着周期一半的地方发出PWM，没有ZCD的参与进去，这样做的目的是为了最简单的实现在BCM工作模式中变频时保证180°的错相输出，但是可能会导致辅路进入CCM。

我用仿真软件简单的模拟了这个idea，在峰值监测和保持中我用的二极管整流对电容充电的方式来抓到主路定时电容上的三角波的峰值，然后在乘以0.5进去，得到主路定时电容三角波的一半，在与主路进行比较得到主路delay 180°的时间信号，去置位辅路的PWM，可见：

输出：

为了分析开环主从控制的稳定性文章中引入了两个扰动：一个主路TON的变化另外一个是辅助GS的开通点扰动，两种情况都导致了开环的主从开始的时序会乱掉，会一直维持错误状态，当扰动结束后不能修正这种错误，导致辅路会进入CCM。虽然说交错的BCM可以使用解耦磁集成的方式来做PFC电感，通过相同的磁性材料和绕线结构来保证主从的电感量处于非常接近的水平，但是这样并不能排除驱动、负载变化、输入变化时产生的扰动，以至于开环控制的主从并不能较好的应用在实际的交错BCM系统上。

我们再来考虑使用锁相环的闭环控制方法，将主从两路的的ZCD的之间差控制在180°的时间，论文中提出使用RS触发器来抓到两者之间的时间差的方波，然后用滤波器来将方波低通成直流量，然后通过闭环控制的方法去调整辅路的定时器的电压斜坡的上升速度，在闭环调节的作用下逐渐达到相位保持在180°，这种方法我之前在这篇文章中有过介绍，是ETH的KOLAR团队进行交错TCM的PFC做的实现方法，可见：《妙用数字逻辑巧解多相TCM控制中的变频错相同步问题 by ETH Kolar团队》。
 
这个问题就是闭环调节需要时间，在负载动态，开关周期长度发生变化时候，重新回到稳态工作点所需要的时间较长，对于PFC这种持续在变频的应用确实不是很好的方法。

大多数BCM的PFC控制器内部有设置最长周期时间，它是通过复位定时器来触发PWM信号，如当输出电压非常接近设置电压导致电感两端没有足够的电压去为电感电流放电，在当前的周期结束后，ZCD没有抓到则系统会进到CCM运行，并且系统的工作频率由内部的复位定时器的时间长度来决定。这种靠锁相环去调节辅路的导通时间的方法并不能让系统脱离出CCM模式。
 
另外一个问题是当辅路进入CCM，并且主从相位差小于180°，则闭环会让辅路的导通时间增大来增大相差，由于加大了导通时间这样只会继续增加了电感电流，并不能使得系统脱离CCM模式，反而会继续恶化系统的工况导致发生炸鸡的情况。

论文提出了一种新的实现方法，利用的是主从两路相互影响的方法来解决BCM因为扰动进入CCM不能自己退出的问题。下图是简化的实现方法，对于每个BCM的开关周期都进行测量，并把它定为主从两路的GS开启到ZCD发生所持续的时间，并使用积分器上的电压斜坡高度来表示开关周期的长度。PS信号是两个相位移动的标志，命名为PS1和PS2，它把主从两路的开关周期的长度的一半的时间点的标志信号送给其它的通道。比如把主路上个周期的一半的时间长度作为PS2给到辅路的PWM触发器的置位输入，并在逻辑上与辅路的ZCD2进行AND操作。另外主路也是接受到辅路的上个开关周期一半的时间信号PS1与自己的ZCD1。
 
这里最关键是主从两路的PWM触发器的置位输入是需要PS和ZCD一起置高才能开启新的PWM输出，这里是整个BCM变频交错实现的关键。另外一个更重要的是这个控制逻辑中存在的输入信号先后逻辑，比如是PS1先发生ZCD1后发生则PWM由ZCD1触发，对于的PFC通道工作在BCM模式。如果ZCD1先发生，PS1晚一点产生，在这个时间内PWM触发器的置位为低，主路PWM会继续处于关闭。并因为电感已经ZCD，此时是电感与Coss进谐振的DCM状。当PS1和ZCD1都到位后，再开启主路PWM。不管是主路还是辅路都需要参考相对于的上个周期的长度来进行PWM开关，当ZCD1先发生而PS1还没到位，说明辅路在上个开关周期的长度增长了，为了避免主路因为开关长度比辅路短一点可能会进入CCM问题，需要主路在DCM等待辅路的上个周期长度一半的标志信号PS1，用来实现两路的周期长度平衡。

可知当系统处于完美的180deg交错的稳态运行时，PS1和PS2都分别等于上个开关周期的一半位置，并且ZCD的发生位置和PS几乎同时出现，再发出PWM，也就是下图中的(n-1)的位置的运行情况。在(n)的位置辅路的导通时间增加了一点时长，PS1(n+1)是辅路上个周期(n)的长度。在同时主路的ZCD1(n+1)发生，此时主路的PWM置位所需的两个信号都已经到位分别是PS1(n+1)和ZCD1(n+1)，主路发出PWW，并得到主路上个周期的时间长度的一半PS2(n+1)，可以看到PS2(n+1)先于ZCD2(n+1)产生。是因为在(n)时刻，辅路的ON TIME增加了，使得电流过的电流变大所以ZCD发生所需要的时间要晚于主路的PS2(n+1)，所以这里由ZCD2(n+1)来刷新PWM周期，辅路以BCM模式工作。
 
其实辅路的周期长度已经增加了PS1(n+2)的长度是变化了，我们可以看到即使主路的ZCD1(n+2)已经产生，但是还需要等到辅路的上个周期长度PS1(n+2)走到，主路的PWM触发的置位不能给出，主路的PWM全部OFF，进入DCM状态等待PS1(n+2)，然后主路发出PWM开始新的周期，这里主路由于等待了一会辅路的周期长度一半的标志信号PS1(n+2)，从ZCD到GS开启的时间长度也因为DCM等待时间也变长了PS2(n+2)这里就变得与辅路的PS1(n+2)一样长。
 
这里辅路也是ZCD2(n+2)先产生，要等待主路的开关周期长度一半的标志PS2(n+2)，也进入了DCM等待一下，然后再开启的PWM。辅路的上个周期长度一半的标志PS1(n+3)恰好与ZCD1(n+3)同时发生，说明控制电路把主路和辅路都增加了周期时长，使系统再次达到了BCM的稳态。论文中还分析其他扰动的工作情况，但是都因为主路和辅助相互的影响时间长度来调整到新的稳态，解决了进入CCM的问题，我就没有放出来。

上图只是为了方便进行原理性的分析，下图论文给出了具体的逻辑实现电路：两个相同参数的积分器和相同的峰值检波除以2功能，目的是得到在电容上的斜坡电压的一半的持续高电平波形，它用来表示主从的上个开关周期长度的一半的时间长度并送到PWM触发器的S引脚的AND门上。它的分析过程可以参考上图中的扰动分析方法。

运行波形：

测试实现：

小结：根据参考文献的内容学习了一种BCM交错PFC的时序逻辑的实现方法，并分析了其他实现的优缺点，对于理解BCM交错PFC的控制有非常有益的效用。本人能力有限，如有错误恳请指正。请以论文原文为准，上文中的内容有很多是自己的主观想法，谢谢观看，感谢支持，谢谢。
 
参考文献：

A Cross-Coupled Master–Slave Interleaving Method for Boundary Conduction Mode (BCM) PFC Converters Hangseok Choi, Senior Member, IEEE, and Laszlo Balogh, Member, IEEE IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 27, NO. 10, OCTOBER 2012
 
关于本人：
  
我是杨帅，目前从事逆变器储能行业，专注在双向AC/DC变换器领域，对双向DC/DC的研究较多。数年来一直从事电力电子仿真技术研究与应用推广，致力于实现让天下没有难搞的电源而努力。