“电源行业广泛应用如图 1所示的 LLC 串联谐振转换器 (LLC-SRC),它带有两个谐振电感器(两个“L”:L m和 L r)和一个谐振电容器(一个“C ”:C r ) 作为低成本、高效率的隔离式功率级。LLC-SRC 具有软开关特性,无需复杂的控制方案。
”电源行业广泛应用如图 1所示的 LLC 串联谐振转换器 (LLC-SRC),它带有两个谐振电感器(两个“L”:L m和 L r)和一个谐振电容器(一个“C ”:C r ) 作为低成本、高效率的隔离式功率级。LLC-SRC 具有软开关特性,无需复杂的控制方案。其软开关特性允许使用具有较低额定电压的组件,并提供高转换器效率。与用于其他软开关拓扑(如移相全桥转换器)的控制器相比,其简单的控制方案——具有固定 50% 占空比的可变频率调制——需要更低的控制器成本。
图 1LLC-SRC
尽管 LLC-SRC 可以实现比硬开关反激和正激转换器高得多的效率,但如果您想获得最佳效率,仍然存在一些设计挑战。首先,在 LLC-SRC 设计中,两个谐振电感的比率(L m与 L r 之比)可能必须小于 10,以便提供足够宽的可控范围。同时,您将需要 L m上的大电感来降低循环电流——这意味着您需要保持 L r电感大以保持低谐振电感比。
有趣的是,串联谐振电感器 L r中的电流完全是交流电,没有任何直流成分——这意味着磁通密度变化很大(ΔB 很高)。高 ΔB 意味着与交流相关的电感器损耗高。如果电感器绕在基于铁氧体的磁芯上,磁芯气隙附近的边缘效应会导致较高的绕组损耗。
L r上的大电感意味着更多的电感和更高的交流绕组损耗。这就是为什么许多 LLC-SRC 设计将粉铁基磁芯应用于谐振电感器,以在绕组损耗和磁芯损耗之间进行权衡。然而,高 ΔB 会在谐振电感器上产生相当大的损耗——要么是高绕组损耗,要么是高磁芯损耗。
LLC-SRC 设计中的第二个挑战是如何最好地优化同步整流器 (SR) 控制。LLC-SRC 整流器电流传导时序取决于负载条件和开关频率。LLC-SRC SR 控制最有前途的方法是检测 SR 场效应晶体管 (FET) 漏源电压 (V DS ) 并在 V DS低于或高于特定电平时打开和关闭 SR 。在V DS感测方法需要毫伏级的精度,因此只能在集成电路中实现。自驱动或其他低成本 SR 控制方案不适用于 LLC-SRC,因为它们的电流馈电电容器负载输出配置。因此,LLC-SRC SR 控制器电路的成本通常高于其他拓扑结构的成本。
为了解决这两个挑战——高电感器损耗和 SR 控制——并且仍然利用谐振转换器可以提供的大部分优势,请考虑使用改进的 CLL 多谐振转换器 (CLL-MRC),如图2所示。
图 2修改后的 CLL-MRC
与所有三个谐振元件(一个电容器和两个电感器)都在输入侧的 CLL-MRC 不同,改进的 CLL-MRC 将一个电感器从输入侧移动到输出侧,并将电感器放置在整流器之后 – L o,如图2所示。这种修改允许谐振电感器上存在直流电流,这意味着较小的 ΔB 和可能较低的磁损耗。
在输出端有一个电感器也会将输出配置从电流馈电电容器负载配置更改为电压馈电电感器负载配置。电压馈电电感负载配置可实现低成本 SR 控制方案,因为您可以将电感电压用于感测信号。
图 3说明了改进的 CLL-MRC 的操作,其中 f sw是转换器开关频率,f r1 = {2π[C r (L r1 //L r2 )] 0.5 } -1是两个谐振频率之一。当 f sw低于 f r1,输出绕组电流在开关周期结束前降至零,就像 LLC-SRC 中的输出绕组电流一样。现在你在输出端有一个电感。一个简单的电容器和电阻器组可以检测输出电感器电压。每次发生较大的电压变化率 (dV/dt) 时,就是开启或关闭 SR 的时机。因此,SR 控制方案的成本低于 V DS感测方案。
当 f sw高于 f r1 时,输出电感电流工作在连续导通模式。换句话说,ΔB 变小,电感交流损耗可以小得多,转换器效率可能比 LLC-SRC 更高。
图 3修改后的 CLL-MRC 关键波形:f sw < f r1(左);f sw > f r1(右)
为了验证这些性能假设,我构建了具有完全相同组件和参数的 LLC-SRC 和改进的 CLL-MRC 功率级。唯一的区别是使用 72μH 电感器作为 LLC-SRC 谐振电感器,使用 1μH 电感器作为改进的 CLL-MRC 输出电感器。
图 4显示了两个功率级的效率测量结果。在较低的输入电压下,f sw小于 f r1 - 因此修改后的 CLL-MRC 中的 L o电流仍处于不连续导通模式,具有较大的 ΔB。因此,在这种操作条件下,改进的 CLL-MRC 没有效率优势。
当输入电压升高时,f sw高于 f r1并且 L o电流处于连续导通模式。使用 430V 输入时,改进后的 CLL-MRC 的效率比 LLC-SRC 高 1%。此比较表明,如果您将改进的 CLL-MRC 设计为始终在高于 f r1的频率下运行,则其效率性能在整个范围内可能优于 LLC-SRC。
图 4不同输入电压电平下的转换器效率:修改后的(顶部)CLL-MRC;(底部)LLC-SRC
LLC-SRC 确实是一种很好的拓扑结构,并提供了许多吸引人的功能。但根据应用程序,它可能不是最佳解决方案。有时,您需要跳出思维定势,以更低的电路成本实现更高的效率。
分享到:
猜你喜欢