常见类型ADC选型必知!

ADC 类型

积分型 ADC

优点：

积分型 ADC 分辨率高，位数可做到 12 位甚至更高
线性度非常好。本质上，输入端与一个集成的参考电压相比较来决定输出端，所以线性度将取决于比较器的精度。
电路实现拓扑简单，用于实现这些设备的元件相对较少，因此电路相对简单且生产成本较低。

缺点：

主要缺点是转换速度慢。N 位 ADC，输出可能需要长达 2 个 N 的时钟周期来转换单个采样点
转换原理都是基于对电压积分并将积分后电压与另一电压比较以控制计数，计数输出即为 ADC 输出。积分对象要么是基于参考电压，要么是基于参考电压和输入电压。

主要用于传感器应用和诸如电压表和电流表等设备，在这些设备中，精度比速度更重要。换句话说积分型 ADC 采样速度比较低，但精度非常高

积分型 ADC 有不同的种类，常见的有单、双斜率积分等。增加一个“斜率”，以牺牲转换时间为代价而增加精度。

单斜率积分 ADC

比较器将输入电压与集成基准电压的值进行比较（请注意，由于已连接至运算放大器的反相输入，因此我们将设为负）。同时计算时钟周期数。当积分器输出等于时，比较器输出逻辑“ 0”，触发计数器和积分器复位，锁存器保持数字输出。

这就是转换时间，知道为啥说这种积分型 ADC 慢了吧。来看下最差的情况吧，假设输入电压,假定,假定是 20 位 ADC，那么!
 
双斜率积分 ADC

双斜率 ADC 与单斜率 ADC 的不同之处在于，现在将与地进行比较，并集成了两个电压和。刚开始时，负输入连接到积分器，使斜升直到计数器溢出。由于在反相输入会切换到一个负值进行积分，因此积分器输出将始终为正且大于零，因此计数器将继续运行直到溢出为止，这需要 2N 个时钟周期（= T1）。
 

 
在 T2 时刻，将等于与之和，且为 0，也即：
 


则
 

 
因此，即为 ADC 转换的原理，双斜率比单斜率 ADC 更慢，由于执行了两次积分， 与积分器斜率相关的误差将被抵消，从而从原理上提高了精度。
 
Sigma-Delta Σ-∆ ADC

从输入端开始，差动放大器产生的输出为 Vin 与 1 位 DAC 输出之间的差。1 位 DAC 的输出可以是以下两个值之一：或。在此拓扑结构中，可将积分器视为取前一个值和当前输入值的移动平均值。
 
因此，假设刚开始时比较器正向段固定在高于 0V 的很小一值，比较器反转。其值将为高或 1。然后，DAC 输出将为。在下迭代中，将从的当前值中减去该值。由于先前的值为 0V，因此积分器输出现在将为– Vref。此时，比较器输出将为 0，而 DAC 输出将为。
 
在下一个采样中，由于前一个值为，积分器输出将为 0，并且差动放大器实际上将减去，从而将加到  . 比较器输出将为 1。
 
此过程继续迭代进行，因此，对于 0V 输入，比较器输出将为 101010…的稳定流。记住逻辑 1 表示，逻辑 0 表示，那么如对 N 个样本进行采样并取平均值，则很容易看出平均值为 0V。比较器之后的处理块将简单地将其输出为单个值 0000…，假设参考值为（ ～）或 2 x。
 
现在，假设为 1V，这是一个 5V ADC。为±2.5V。按照与之前相同的步骤进行迭代操作，输出将为：1011101…输出为 1.07V。
 
概括起来：

Σ-∆ ADC 对所处理信号进行过采样（这个概念见模数采样知多少），并对待处理信号进行低通滤波。通常，在过滤器之后使用 Flash ADC 转换的比特数小于所需的比特数。所产生的信号连同由 FLASH 离散电平产生的误差，被反馈回并从输入中做差然后输入到滤波器。这个负反馈的可对噪声形成抑制作用，使它不出现在期望的信号频率。ADC 之后的数字滤波器（利用抽取滤波器）可降低采样率，滤除不想要的噪声信号并提高输出分辨率（故称为 sigma-delta 调制，也称为 delta-sigma 调制）。
 
Flash ADC 也称直接比较型

FLASH ADC 的原理可能是最容易理解的。下图是一个两位 ADC 的示意图，由许多比较器组成，每个比较器都被提供了比上一个基准值高一个位值的基准电压。因此，对于一个 8 位 ADC，需要 256 个这样的比较器。对于 10 位，则需要 1024。

FLASH ADC（直接比较型）速度很快。它直接转换输入，而不需要任何采样或繁重的后期处理。问题是，它需要很多比较器，而且很多比较器占用了芯片上的大量硅空间。因此，只有在需要其他 ADC 实现方法无法达到的极高速度时才使用 Fash ADC。
 
二分法在硬件中体现

实际应用中，还有一个变种比较常用，半 FLASH ADC。它使用两步的过程来减少实际转换链中所需的转换器数量：
 
首先，将输入信号与恰好位于半的电平集进行比较。如果它更低，那么最高有效的位 MSB，被设置为 0，输入被馈送到一个比较器链与参考电压设置为，以转换得到其余的位。

如果输入信号高于，则将 MSB 设置为 1，从输入信号中减去。比较器链再次用于获取剩余的位。所以，本质上，半步 FLASH ADC，以牺牲一个额外的比较，来节省一半比较器。这种思路还可以继续推演扩展，比如 4 分 FLASH ADC 等等。

逐次逼近寄存器 SAR

逐次逼近寄存器(Successive Approximation Register):逐次逼近 ADC 使用比较器逐次缩小包含输入电压的范围。在每个连续的步骤中，转换器将输入电压与内部数字与模拟转换器的输出进行比较，后者可能表示所选电压范围的中点。在这个过程的每一步，近似都被存储在一个逐次逼近寄存器(SAR)中。例如，假设输入电压为 6.3 V，初始范围为 0 到 16v。对于第一步，输入 6.3 V 与 8v (0-16V 范围的中点)进行比较。比较器报告输入电压小于 8v，因此 SAR 被更新为将范围缩小到 0 - 8v。第二步，将输入电压与 4v (0 - 8v 的中点)进行比较，比较器报告输入电压高于 4v，因此更新 SAR 以反映输入电压在 4 - 8v 范围内。第三步，输入电压与 6v 比较(4v 与 8v 的一半);比较器报告输入电压大于 6 伏，搜索范围变为 6 - 8 伏。继续这些步骤，直到达到预期的解决方案为止。
 
其拓扑结构如下，

为了直观，看看前文的动图：

Pipelined ADC

流水线 ADC(也称为子例程量化器)使用两个或多个流水线。首先，进行粗略的转换。第二步，用数模转换器(DAC)确定输入信号的差异。然后将这个差异转换为更细的值，并在最后一步中合并结果。这可以被认为是后续逼近 ADC 的一种改进，其中反馈参考信号由整个范围的比特(例如，4 比特)的中间转换组成，而不仅仅是下一个最重要的比特。结合逐次逼近法和 flash adc 的优点，该类型具有速度快、分辨率高、模具尺寸小等优点。

在这个原理图中，模拟输入 VIN 首先被采样并由采样保持器(S&H)保持稳定，而第一阶段的 flash ADC 将其量化为三位。然后将 3 位输出馈给 3 位 DAC(精确到 12 位)，然后从输入中减去模拟输出。这个“剩余量”扩大 4 倍并被送入下一阶段(第二阶段)。这个增加的剩余量继续通过下级流水线，每一阶段提供 3 位，直到它到达 4 位 flash ADC，将解析最后的 4LSB 位。因为每个阶段的位是在不同的时间点确定的，所以相同样本对应的所有位在被馈送到数字错误校正逻辑之前都与移位寄存器进行了时间对齐。请注意，当一个流水完成对输入样本的处理，确定本流水采集位并将残差传递到下一个流水时，它便可以开始处理从每个流水中嵌入的采样保持器接收到的下一个样本。这种流水线操作是高吞吐量的原因，这也是流水的概念。
 
总结一下

熟悉各类 ADC 的意义，因为如前文所说，嵌入式设备免不了需要采集物理世界的模拟信号。信号各具特点，有的频率高，有的噪声多，有的需要精度高但速度可能不要很快等等。这里整理几种常见 ADC（当然还有其他种类比如电荷平衡原理 ADC、分时 ADC、FM ADC、时间拉伸 ADC、增量编码 ADC、Wilkinson ADC 等等）的原理及特点，了解各类 ADC 的基本特点，有助于进行器件选型、系统设计。