关键词：TMS320F206芯片 液晶显示屏 数字信号处理器DSP
时间：2022-02-17 10:17:18 来源：单片机与嵌入式系统应用
“数字信号处理器DSP（Digital Signal Processor）是近十几年来兴起的一项高技术产品，以速度快、功能强著称。目前，广泛应用于图形图像处理、语音处理、仪器仪表、通信、多媒体及军事等领域。
”作者：谌雅琴；叶文宇
引 言
数字信号处理器DSP（Digital Signal Processor）是近十几年来兴起的一项高技术产品，以速度快、功能强著称。目前，广泛应用于图形图像处理、语音处理、仪器仪表、通信、多媒体及军事等领域。
目前常使用的DSP产品--TMS320F206，是美国德州仪器（TI）公司生产的16位定点DSP。它运算速度较快（可达40MIPS），功能较强、价格适宜，源代码与′C1x、′C2x兼容，且与′C5x向上兼容。
在我们最近开发的某种以TMS320F206为核心的仪器中，通过TMS320F206与液晶控制器SED1330的接口，实现对大规模液晶显示屏EG7012C-AR的控制。
一、TMS320F206简介
TMS320F206（以下简称F206）是采用高性能静态CMOS集成电路工艺制造的，结构是以TMS320C2xx系列为基础的DSP。它操作灵活、速度高，具有以下优点：
◇ 改进TMS320的结构设计，使其性能和通用性得以提高；
◇采用先进的集成电路工艺，以提高性能；
◇芯片引脚和代码与C203和C204芯片兼容；
◇源代码与′C1x、′C2x兼容，且与′C5x向上兼容；
◇采用新的静态设计技术使其功耗最低，抗辐射能力增强。
1.总线结构
F206采用先进的改进型哈佛结构，其程序存储器和数据存储器具有各自的总线结构，包括PAB（程序地址总线）、DRAB（数据读地址总线）、DWAB（数据写地址总线）、PRDB（程序读总线）、DRDB（数据读总线）和DWEB（数据写总线）。此总线结构结合四级流水线操作，使F206的处理能力达到最大。
2.中央处理单元
F206的CPU含有32bit的中央算术逻辑单元（CALU）、32bit的累加器、比例移位器、16bitx16bit乘法器、辅助寄存器算术单元（ARAU）和辅助寄存器。
F206可寻址的存储器空间共224K字，包括程序空间64K字、局部数据空间64K字、全局数据空间32K字和I/O空间64K字。片内F206包含544字双访问RAM（288字用于数据，另256字可用于程序/数据）、4K字单访问RAM和32K字闪速存储器。
4.片内外设
F206片内外设有：时钟产生器、CLKOUT1引脚控制寄存器、定时器、通用输入/输出引脚、等待状态产生器、同步串行口和异步串行口。
二、EG7012C-AR和SED1330简介
EG7012C-AR是日本EPSON公司生产的640x200点阵的高分辨率液晶显示器，能非常清晰地以反射方式显示黑白图像，通常采用SED1330、SED1335/1336作为控制器，其主要参数如下。
（1）电源：需要6个不同的电压值V0~V5，其中，V0≥V1≥V2≥V3≥V4≥V5，V0（VSS）＜28V；
（2）几何尺寸：150mmx70mm；
（3）显示屏大小：125mmx45mm；
（4）像点大小：0.165mmx0.22mm。
SED1330是点阵式液晶显示控制器，具有如下特点：
（1）具有功能较强的I/O缓冲器；
（2）指令功能丰富；
（3）4位数据并行发送，最大驱动能力为640x256点阵;
（4）图形和文本方式混合显示。
三、液晶接口设计
为实现友好的人机对话界面，以F206为核心设计的液晶接口电路中，采用大规模液晶显示屏EG7012C-AR作为显示设备，选用SED1330作为液晶控制器，如图1所示。
1.TMS320F206与SED1330的接口
为便于F206的仿真和下载，F206的源时钟信号（CLKIN）通过X2/CLKIN引脚外接40MHz振荡器，且X1引脚悬空来产生，此时F206的主时钟信号（CLKOUT1）为20MHz，即具有20MIPS的处理能力。另外，为与高速F206较好接口，SED1330的晶振选择最大值10MHz。尽管如此，SED1330对F206来说仍属于较慢的I/O设备。因此，要实现F206对SED1330的正常控制，须使用F206的软件可编程等待状态产生器产生等待状态。
与其他液晶控制器一样，SED1330在接口部设置了适配8080系列和M6800系列MPU的两种操作时序电路，如表1所列。对于F206来说，它类似于8080系列MPU，因此，SED1330的SEL1和SEL2引脚都须接低电平。
另外，为保证F206与SED1330能正常接口，SED1330的数据总线（D0~D7）直接挂在F206的低字节数据总线（D0~D7）上；和引脚与F206的和引脚分别对应相连。同时，为将SED1330映射到F206的外部I/O空间（0000h~FEFFh），而与片内I/O空间（FF00h~FFFFh）区分，SED1330的片选信号应由F206的A15（最高位地址线）和（I/O空间选择信号，与外部I/O口通信时为低电平）共同决定，且SED1330的A0接至F206的A0（最低位地址线）。此外，还须利用F206的I/O0（通用输入/输出引脚）控制SED1330的（复位信号）。
2.SED1330与EG7012C-AR及显示RAM接口
如图1所示，SED1330与EG7012C-AR的接口主要是通过SED1330驱动部件给EG7012C-AR提供有效的低功耗驱动来实现液晶显示的。因此，须将SED1330驱动部件引脚XD0~XD3（列驱动器数据线）、XSCL（列驱动器的位移时钟信号）、YSCL（行驱动器的位移时钟信号）、LP（数据锁存信号）、WF（交流驱动信号）和YD（帧信号）与EG7012C-AR的XD0~XD3、XSCL、YSCL、LP、FR和DIN分别对应相连。
SED1330通过控制部件引脚VA0~VA15（地址总线）和VD0~VD7（数据总线），能管理64KByte显示RAM。本仪器选用62256作为显示RAM，用作为显示RAM的片选信号，而由VR/（读/写控制信号）决定显示RAM的读/写。当VR/＝0时，为写显示RAM。值得注意的是，为减少显示RAM存取期间的电流波动，应采用低功耗存储器。
3.液晶接口控制
（1）等待状态产生
如前所述，SED1330对F206来说属于较慢的 I/O设备，因此，在F206读写SED1330时，须通过增加等待状态，加长F206等待SED1330响应的时间。每产生一个等待状态，F206附加等待一个CLKOUT1周期。
F206提供两种方式产生等待状态：一种是利用READY信号，产生任何数量的等待状态；另一种是利用等待状态产生器产生0~7个等待状态。但由于SED1330没有READY信号线，因此，只能通过软件控制（设置WSGR寄存器）等待状态产生器产生一定数量的等待状态，来保证F206和SED1330二者之间的接口时序匹配，如图2所示。
（2）缓冲通道选择
SED1330接口部件由指令输入缓冲器、数据输入缓冲器、数据输出缓冲器和标志寄存器组成。F206须通过引脚A0、和的联合控制来实现这些缓冲器通道的选择，如表2所列。
a. 忙标志寄存器
SED1330具有忙标志寄存器，它是一位只读寄存器，仅有一位“忙”标志位BF。当BF=1时，表示SED1330正在向液晶显示模块传送有效显示数据。在传送完一行有效显示数据到下一行传送开始之间的间歇时间内，BF=0。因此，F206向SED1330传送显示数据时，应先判断BF是否为0。只有在BF=0期间传送显示数据，才不会影响液晶屏的显示效果。
b. 指令集
SED1330有13条指令，多数指令带有参数，参数值由用户根据所控制的液晶显示模块的特性和实际应用的需要来设置。表3列出了SED1330的全部指令。SED1330能迅速解译F206发来的指令代码，将参数置入相应的寄存器内，并触发相应的功能逻辑电路运行。
分享到：
猜你喜欢
中电网官方微博