一文解析硬件软件接口（HSI）

作者：布雷克验证系统（Breker Verification Systems）验证架构师Leigh Brady

HSI是一项至关重要的功能，现在已引起Accellera PSWG的全力关注，而缺少HSI则为希望采用便携式Stimulus工具而无需某种形式的此功能的公司带来了额外的工作。

该博客系列沿袭了Accellera Portable Stimulus 1.0标准（PSS）的要求，但是在此特定博客中，我们将有所不同。我们将讨论未纳入该标准的第一版的功能，即硬件软件接口（HSI）。这是一项至关重要的功能，现在已引起Accellera便携式刺激工作组（PSWG）的全力关注。缺少它会为想要采用便携式刺激工具而不需要某种形式的此功能的公司带来额外的工作。

通过考虑测试的可移植性，最容易理解该问题。所谓的，是指能够对测试意图进行单一描述，并且无需修改即可在各种执行引擎上执行该测试的能力。这些执行引擎包括在事务级别或寄存器传输级别（RTL）上运行的模拟器，模拟器，原型解决方案，虚拟平台和真实芯片。现在，考虑需要将数据获取到某个寄存器或存储器位置或检索该寄存器或存储器的内容以确保测试正确运行的测试。

在模拟器上执行时，很容易使用后门访问机制，而不会干扰被测设计（DUT）的任何方面。使用通用验证方法（UVM）的人们将熟悉寄存器抽象层（RAL）和后门内存访问的概念。当您从晶圆厂取回第一个芯片或尝试迁移测试以在仿真器上驱动完整的SoC时，便可以重新运行这些测试。使用UVM，通常需要完全重写测试工具。

这通常并不像听起来那样容易。考虑目标为仿真器的情况。您可能必须运行必要的总线周期才能访问内存，并且必须在不干扰与该访问无关的任何电路的情况下进行操作。对于用户而言，其中某些可能并不明显。便携式刺激器的真正目的是解决这个问题。但是，1.0版本未能解决该问题，因此留给读者练习。

虽然PSS基本上可以完成UVM能够执行的所有操作，但PSS具有其他操作模式。它可以生成在设计中包含的处理器上运行的测试，从而从内而外进行验证。如果要在这些处理器上运行测试，则要么需要某种形式的操作系统在处理器上运行，这对于RTL测试会产生很大的影响，或者必须将其视为裸机处理器。验证团队要做的最后一件事是花费大量时间编写必要的软件来执行此操作。恒指是这个问题的干净的解决方案。

HSI提供了基本的类似于OS的功能，这些功能允许将测试写入标准的API，同时隐藏执行这些测试的机制。无论您是通过UVM序列访问块寄存器，还是寄存器包含在嵌入式处理器或最终芯片中，它都使UVM寄存器访问看起来一样。对于嵌入式处理器，它可以将寄存器内容传输到可从外部访问的存储器中的位置，也可以通过UART馈送该数据。对于真正的硅，可以通过扫描链访问或修改寄存器。对每个目标执行此功能的机制与测试编写者相同。在大多数情况下，这将作为提供的工具的一部分提供。

硬件软件接口提供了类似于操作系统的基本功能，这些功能允许将测试写入标准的API，同时隐藏执行这些测试的机制。

当然，该工具可以走得更远，就像功能完善的OS一样，可以调度多个测试以及跨处理器线程的关键资源来真正销毁SoC。

虽然我不宜与PSWG讨论有关所提出解决方案的任何细节，但这种功能已经存在于我们的旧版工具中很多年了，我们的客户完全意识到此接口所提供的功能。其他一些工具供应商也在其工具中运行该接口的自己的版本，但希望Accellera的努力将带来这些接口的统一。

如前所述，UVM的用户将非常熟悉RAL的概念，这是使DUT和测试平台能够就寄存器中位的通用布局达成一致所必需的。硬件/软件协同验证解决方案的用户也将熟悉定义内存映射的需求-以便测试台和设计可以保持同步。Test Suite Synthesis知道内存的位置，对该内存的任何限制以及处理器和外围设备如何访问该内存。例如，字节序是小端还是大端，或者与某些地址范围相关联的安全限制吗？

这是关于PSWG对PSS 1.1发行版所寻求的限制，并且不包含完整的HSI所需的全部内容。但这是一个好的开始。真正了解问题空间并提供使完整的系统级验证方法得以实施的解决方案的工具提供商，在提供涵盖整个裸机层的HSI时，已经超出了这些基础知识。

Breker，Vayavya，Agnisys等公司一直在开发这些解决方案，并且知道使测试变得可移植需要什么。这些解决方案提高了基于PSS的测试综合的能力，并减少了用户为获得测试可移植性而必须付出的努力。PSS降低了每个供应商使用其自己的语言所带来的风险，但它并未消除每个供应商在所生成测试的质量和用户为生成这些测试所花费的精力方面进行竞争的能力。