基于机器学习的EDA，开启芯片设计实现新时代

半导体产业正在经历一场变革，5G、自动驾驶、超大规模计算和工业物联网等强劲增长的背后，AI和机器学习正在进入大规模应用中。并且，应用端对更强计算、更多功能、更快数据传输速度的需求，也使得今天的电子系统设计越来越复杂，所采用的芯片越来越多。下一代的芯片设计、生产必须更快、更智能，这一趋势似乎永无止境，导致工程人员超负荷工作，迫切需要强有力的生产力提升来跟上市场需求。
 
从芯片设计自动化的发展史来看，从完全自定义布局、标准单元和原理图网表，到RTL综合、自动化布局布线，为了不断释放开发者的生产力，增加计算能力，支持更大、更复杂的设计，EDA前行的脚步从来都没有停止过。那么，下一步是什么？

完全基于机器学习的EDA，生产力提升10倍、PPA改善可达20%
 
日前，Cadence宣布推出Cerebrus Intelligent Chip Explorer，这是一款基于机器学习 (ML)的设计工具，可以扩展数字芯片设计流程并使之自动化，让客户能够高效达成要求严苛的芯片设计目标。 Cerebrus和Cadence RTL-to-signoff 流程联合，能够为高阶工艺芯片设计师、CAD团队和IP开发者提供支持，与人工方法相比，将工程生产力提高至 10 倍，同时最多可将功耗、 性能和面积 (PPA) 结果改善 20%。 

“EDA下一步就要进入机器学习的年代”，Cadence公司数字与签核事业部产品工程资深群总监刘淼谈到，“芯片的规模越来越大，单die甚至拥有百亿个晶体管，用现在的方法学来设计是一件非常有挑战的事情。所以我们需要通过机器学习来辅助，去实现更加高性能的芯片，Cerebrus代表了性能和生产力的新一代飞跃。”
 
刘淼认为，完全基于机器学习的全新EDA工具，可以实现数字芯片自动化和规模化。它有三个关键点：第一，它可以为生产力提升、芯片性能带来创新革命；第二，它带来全自动的流程革命，从RTL到GDS，显著提升团队效率；第三，Cerebrus是基于可分布的、可扩展的计算解决方案，无论是公有云或企业私有云，有很多计算资源可以利用。
 
Cadence 资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士认为，Cerebrus标志着EDA行业迎来了一场颠覆性的革新，以机器学习为核心的数字芯片设计工具，将使得工程团队有更多机会在项目中发挥更大影响力，因为他们可以告别重复性的手动流程。随着行业继续向先进工艺节点发展，设计规模和复杂性不断增加，Cerebrus 可以帮助设计人员更有效地实现 PPA 目标。
 
当前我国半导体人才普遍呈短缺状况，从芯片设计层面来讲，刘淼认为，Cerebrus能从根源上解决一部分问题。在Cerebrus加持下，一名工程师只需10天就可以改进5纳米制程工艺手机CPU的PPA，例如将CPU性能提升至420MHz，增加14%；漏电功耗降低26mW，降幅为7%；总功耗降低62mW，降幅3%；密度增加5%等。而在以往，完成同样工作，需要多名工程师花费数月的时间。
 
“科技是第一生产力，我们希望Cerebrus带来的先进技术能给生产力带来更大进步。助力设计人员，无论是面向消费类电子，或超大规模计算、5G通讯等等，各种芯片都可以实现快速开发”， 刘淼表示。

芯片设计挑战“三部曲”
 
Cerebrus能解决哪些具体问题？刘淼认为可以分为三个层次来看：首先解决温饱问题，再达到小康标准，最后走向共同富裕。
 
具体而言，RTL到GDS涉及Genus Synthesis Solution综合解决方案、Innovus Implementation System设计实现系统、Tempus Timing Signoff Solution时序签核解决方案中的数十步流程。对经验丰富的工程师而言，也许知道如何调用各种不同的参数选项去发现和解决问题，但对初学者来说，挑战就变得相当巨大。Cerebrus的全流程自动优化，对于刚毕业的学生或是设计经验比较缺乏的工程师来说，就可以利用Cerebrus解决芯片的设计实现问题，通过自动化的指引，达到较好的效果。
 
而所谓的达到“小康”，也就是在解决了基础设计问题的情况下，如何让芯片性能更出众。芯片性能很关键的布局问题，即使是资深工程师也需要花费很多精力来优化。Cerebrus可以帮助工程师做多种探索，找到最优解。“它可以在任何方向自动调整，并且可以调用Innovus找到最佳的布局位置。在一个案例中，Cerebrus将用户CPU性能提升了+200MHz，总失效时序改进高达83%，漏电功耗降低17%”，刘淼解释说，“这就是帮助工程师在其已有经验的基础上，进一步提升工作价值，实现小康水平”。

在已有的用户案例中，Renesas共享研发EDA部门数字设计技术部总监Satoshi Shibatani和Samsung Foundry设计技术副总裁Sangyun Kim反馈，通过Cerebrus提供的自动化流程优化和布局规划优化，Renesas芯片设计性能提高了10%以上，三星代工厂在一些非常关键的模块上，仅用几天时间就降低了超过8%的功耗，而过去通过人工操作需要几个月才能实现。此外，通过使用Cerebrus进行自动布局规划电源分配网络选型，三星还将最终设计时序提高了50%以上。
 
至于如何走向“共同富裕”，通过基于ML的EDA实现差距缩小？刘淼表示，这更多是一个美好的愿景，有些工作是机器学习没办法替代的，只能依靠人的创造力。他强调，有了ML的EDA工具，并不意味着工程师就会失业，一是Cerebrus要基于人的经验去学习，二是Cerebrus只是去完成80%的设计工作，将设计者从此前繁琐的工作中解放出来，去思考芯片堆叠、架构、散热等更加有价值的工作。

完全基于ML的EDA会导致设计趋同吗？
 
AI、ML正在进入大规模应用中，它们能够大幅提升效率，通过将人的经验进行汇总和学习，最后找到最优解。但是对于EDA工具来说，如果从业者用这样的工具，都跑在最优的设计路线上，最终会不会导致设计趋同，使得设计差异化越来越小？
 
刘淼表示，如果EDA工具通过人工学习都往某个特定方向前进，可能确实避免不了同质化。但是，Cerebrus是增强型的自学习工具、是基于概率论的，在十几步设计中，可能每一步设计都有多个选项，叠加起来就是几千种可能性，通过增强型的自学习功能可以将这么多可能迅速收敛，找到一个最优解。并且，在Cerebrus的学习概率中总会存在先决条件，这往往是用户需求决定的。在日常所接触的用户中，大家需求各异，有的看重功耗，有的追求性能。同时，ML最重要的前提是数据，每家用户利用工具生成的模型各不相同，也不互相分享，总体来看，彼此之间的差异化还是相当明显的。