中国电子技术网

设为首页 网站地图 加入收藏

 
 

基于 Verilog 实现 DDS 任意波形发生器

关键词:波形发生器 DDS 转换电路

时间:2020-02-10 15:09:55      来源:网络

波形发生器为常用器件,对于波形发生器,许多朋友存在学习兴趣。此外,针对波形发生器,小编曾带来诸多相关文章。本文对于波形发生器的讲解,基于 DDS 任意波形发生器。主要内容为,基于 Verilog 实现 DDS 任意波形发生器。

波形发生器为常用器件,对于波形发生器,许多朋友存在学习兴趣。此外,针对波形发生器,小编曾带来诸多相关文章。本文对于波形发生器的讲解,基于 DDS 任意波形发生器。主要内容为,基于 Verilog 实现 DDS 任意波形发生器。


DDS是从相位的概念直接合成所需波形的一种频率合成技术。不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。本文为大家介绍基于 Verilog 实现的 DDS 任意波形发生器。


一、总体方案实现及系统框图


在该 DDS 电路组成上,包括基准时钟、频率累加器、相位累加器、幅度 / 相位转换电路。频率累加器对输入信号进行累加运算,产生频率控制数据,相位累加器对代表频率的 M 位二进制码进行累加运算,产生后面波形存储器所需的查表地址,幅度 / 相位转换电路实际上就是一个波形存储器,供查表使用,读出数据送人 D/A 转换器和低通滤波器。


系统设计原理框图如下:
 

系统设计原理框图


二、系统组成模块简介


1、顶层模块


顶层模块是系统程序的主模块,它负责将 fom 查找表、相位累加等模块组装在一起,通过调用的关系使它们组合成为一个有机的整体。在顶层模块中,定义了参考时钟的输入,复位端口,波形输出、频率控制字等。


2、相位累加器模块

相位累加器是决定系统性能的关键部分,主要是利用频率控制字和相位控制字来累加出寻址地址。相位累加器在基准频率信号 clk 的控制下以频率控制字 data 为步长进行累加运算,产生需要的频率控制数据,在时钟的控制下把累加的结果作为波形存储器 ROM 的地址,实现对波形存储器 ROM 的寻址。由于相位累加模块通过 C 语言实现比较容易,故我们没有单独成立一个模块,而是将它集成到了顶层模块的一个 always 语句块中:


 

case(choose_wave) 2‘b00:begin


sin_ena <= 1’b1;


cos_ena <= 1‘b0;


sawtooth_ena <= 1’b0;


triangle_ena <= 1‘b0;


if(ADD_B > 256) ADD_B <= 0; // 关键代码,实现相位累加的功能


else ADD_B <= ADD_A + ADD_B;


end


2’b01:begin


cos_ena <= 1‘b1;


sin_ena <= 1’b0;


sawtooth_ena <= 1‘b0;


triangle_ena <= 1’b0;


if(ADD_B > 256) ADD_B <= 0; // 关键代码,实现相位累加的功能


else ADD_B <= ADD_A + ADD_B;


end


2‘b10:begin


sin_ena <= 1’b0;


cos_ena <= 1‘b0;


sawtooth_ena <= 1’b1;


triangle_ena <= 1‘b0;


if(ADD_B > 256) ADD_B <= 0; // 关键代码,实现相位累加的功能


else ADD_B <= ADD_A + ADD_B;


end


2’b11:begin


sin_ena <= 1‘b0;


cos_ena <= 1’b0;


sawtooth_ena <= 1‘b0;


triangle_ena <= 1’b1;


if(ADD_B > 256) ADD_B <= 0; // 关键代码,实现相位累加的功能


else ADD_B <= ADD_A + ADD_B;


end


default:begin


ADD_B <= 9‘b0;


sin_ena <= 1’b0;


cos_ena <= 1‘b0;


sawtooth_ena <= 1’b0;


triangle_ena <= 1‘b0;


end


endcase


在程序中还出现了一个变量(wave_choose)这是一个用来选择所要输出波形的一个变量,通过它可以控制输出的波形种类(正弦波,余弦波,三角波,锯齿波)。但是由于在设计的时候没有考虑到存在负值的影响,导致最后综合的结果不正确,经过询问老师知道修改方法是将 rom 查找表中所有采样点的电压负值全部抬高,消除负值,但是由于时间的原因没有来得及修改,也不知道方案修改的结果。


3、查找表
本模块实现的是一个 rom 存贮器,用于存储采样的波形数据,并提供地址查找的功能。具体实现的过程:


1) 首先使用数学工具计算得到波形采样点,生成 mif 文件


2) 导入数据采样点,给每一个采样点分配地址,并提供外部寻址的接口,此过程可以通过 Quartas Ⅱ来辅助完成


由于我们组的设计时在 modelsim 下进行的,modelsim 面向的是仿真,它不会产生所谓的“rom”这种实际的电路,所以我们没有采用这样的方法,而是简单的使用 case 语句来实现。虽然这样也能得到预期的效果,但是它却没有真正的生成一个“rom”,根据我组的综合结果来看,使用 case 语句生成的是一个与输入相关的复杂的逻辑网络,而不是 rom 那样有一定规则的电路结构。一下是我们使用 C 语言产生采样点的程序:


void main(){ int i,j = 0;;


FILE *fp;


fp=fopen(“data.txt”,“w”);


for(i=0;i<=256;i++){


//j=255*sin(2*3.14159/256*i)+0.5;// 四舍五入


fprintf(fp,“i=%d, j=%d ”,i,j); }


fclose(fp); }

  • 分享到:

 

猜你喜欢

  • 主 题:新基建风口下Arrow如何助力客户快速地实现智能联网和车路协同
  • 时 间:2020年12月08日
  • 公 司:arrow&molex&nxp&Vishay

  • 主 题:助推动力电池行业高速成长——ADI应用于电池化成高集成方案介绍
  • 时 间:2020年12月10日
  • 公 司:ADI&digikey

  • 主 题:恩智浦超高性价比伺服驱动方案
  • 时 间:2020年12月15日
  • 公 司:NXP