中国电子技术网

设为首页 网站地图 加入收藏

 
 

过压保护的备用电路:提示和技巧

关键词:过压保护 备用电路

时间:2023-05-12 10:27:47      来源:ADI

过压保护 (OVP) 器件可保护下游电路免受抛负载事件或瞬变期间发生的过压情况的影响。有时,OVP器件的基本应用电路不足以满足特定应用;以下是两种常见的变体。首先,可以提高电路的最大输入电压。其次,可以修改电路,将输出电容用作储能器,以在过压或欠压条件下保持能量。本应用笔记讨论了如何进行这两种设计修改。MAX6495–MAX6499/MAX6397/MAX6398 OVP器件可作为这些技术的示例。

过压保护 (OVP) 器件可保护下游电路免受抛负载事件或瞬变期间发生的过压情况的影响。有时,OVP器件的基本应用电路不足以满足特定应用;以下是两种常见的变体。首先,可以提高电路的最大输入电压。其次,可以修改电路,将输出电容用作储能器,以在过压或欠压条件下保持能量。本应用笔记讨论了如何进行这两种设计修改。MAX6495–MAX6499/MAX6397/MAX6398 OVP器件可作为这些技术的示例。

介绍

MAX6495–MAX6499/MAX6397/MAX6398过压保护(OVP)器件可保护下游电路免受抛负载事件或瞬变期间发生的过压情况的影响。这些器件通过控制与电源轨串联的 n 沟道 MOSFET 来工作。当电压超过用户指定的过压门限时,栅极拉低,MOSFET 关断,断开电源轨。

数据手册中介绍的这些OVP器件的典型电路适用于大多数应用(见图1)。然而,有时应用需要对基本电路进行一些修改。本文讨论了两种这样的应用:增加最大输入电压,以及在过压事件期间使用输出电容作为储能器。


图1.基本过压保护电路。

增加最大输入电压

虽然图1中的电路适用于高达72V的输入电压瞬变,但某些应用需要更多的保护。因此,了解如何提高OVP器件中的最大输入电压是有利的。图2显示了一个带有一个附加电阻和一个齐纳二极管的电路,齐纳二极管用于箝位IN上的电压。虽然增加晶体管缓冲器(图3)降低了并联稳压器的电流要求,但确实增加了设计成本。


图2.增加最大输入电压的过压保护电路。


图3.该过压保护器电路使用晶体管缓冲器来增加最大输入电压。

要选择齐纳电压并避免在正常工作期间浪费功率,请选择高于最大正常输入电压的电压。此外,齐纳二极管电压必须低于OVP电路的最大工作电压(72V),在齐纳二极管电流最高的瞬态条件下。

串联电阻R3必须足够大,以限制过压条件下齐纳二极管的功耗,但又要足够小,以最小输入电压维持OVP IC的功率。

计算图3的R2电阻值从以下给定开始:D1的齐纳电压为54V;过压峰值为150V;齐纳二极管中的功率应为3W或更低。根据这些数据,流过齐纳二极管的最大电流为:

3W/54V = 56mA

有了这个电流,R3的下限应该是:

(150V - 54V)/56mA = 1.7kΩ

因此,R3的峰值功耗为:

(56mA)² × 1.7kΩ = 5.3W

小于此5.3W的电阻值将导致电阻和齐纳二极管中相当大的功耗。

要计算电阻的上限,必须知道所需的最小电源电压。MAX6495要求输入电压至少为5.5V。在本例中,最小电源电压为6V,因此正常工作期间电阻R3两端的可接受压降为500mV。由于MAX6495的电源电流为150μA(最大值),相应的最大电阻值为:

500mV/150μA = 3.3kΩ

图3电路的电阻R2设置为2kΩ,以确保OVP器件在略低于6V的输入电压下工作。

请注意,在过压条件下,R3和D1(图2)的功耗很大。如果过压瞬变持续(即超过几十毫秒),图3中的电路可能更适合该应用。该发射极-跟随器电路通过减少从R3和D3之间的节点汲取的电流,大大增加了R1的允许最大值。对于 100 的晶体管β,150μA 的电源电流变为 1.5μA。此时,二极管的5μA反向漏电流不容忽视。R3设置为10kΩ,从而将R3上由漏电流引起的压降限制在50mV。

在IN至GND之间使用1μF(最小值)陶瓷电容器。 确保元件的额定电压满足输入电压要求。仔细注意VDS_MAXMOSFET系列的额定值。

使用输出电容器作为储能器

在过压条件下,典型应用电路会自动对输出电容放电以保护下游电路(图 4)。有时,应用需要输出电容来存储能量,并在瞬态过压条件下保持下游电路的电源。图5中的电路实现了此操作。


图4.典型的过压限制电路,显示输出电容的放电路径。

MAX6495–MAX6499/MAX6397/MAX6398使用连接至GATE输出的内部100mA吸电流(见图4)对栅极电容放电和输出电容放电。吸电流使栅极放电(参见电流I1,绿色箭头),直到 GATE 上的电压等于 OUTFB 上的电压。此时,FET 关闭。吸电流继续降低GATE上的电压,最终正向偏置内部箝位二极管并放电输出电容(电流I2红色)。


图5.带储能电容电路的过压限制器。

如果OUTFB断开,从而消除通过箝位二极管的电流路径,则输出电容不再放电。但是,MOSFET的栅极不再具有保护箝位二极管和VGS_MAX可能会超过评级。

在MOSFET的源极到MOSFET的栅极增加一个外部箝位二极管(图1中的D5),重新引入从输出到100mA吸电流的电流路径。通过在GATE和栅极引脚之间增加一个串联电阻(图3中的R5),可以限制该电流,并减少输出电容上的电流消耗。限制电流还会增加关断时间,并减慢电路对尖锐过压瞬变的响应。在串联电阻两端增加一个电容(图4中的C5)有助于缩短响应时间。一个可选的电阻器R4可防止OUTFB浮动。

如果MAX6495–MAX6499/MAX6397/MAX6398工作在限幅器模式,将SET电阻分压器连接到输出连接而不是输入端(见上图),电路可以周期性地向输出电容增加电荷。然后,当电容电压降至过压门限的迟滞电压以下时,串联MOSFET导通,为电容充电,当电压超过过压门限时关断。

图6所示为MAX6495–MAX6499/MAX6397/MAX6398连接工作在过压监测模式。通过将SET电阻分压器连接到输入连接,MOSFET将在输入过压期间关断并保持关断状态,直到过压条件消失。


图6.过压比较器配置为过压监视模式。

  • 分享到:

 

猜你喜欢

  • 主 题:英飞凌XMC4000支持EtherCAT®通讯的伺服/IO控制方案介绍
  • 时 间:2024.04.25
  • 公 司:英飞凌&骏龙科技

  • 主 题:安森美数字助听芯片的创新
  • 时 间:2024.05.09
  • 公 司:安森美

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22
  • 公 司:ADI & Arrow