Σ－Δ ADC如何在电机驱动中实现ZJ性能

Σ-Δ型模数转换器广泛用于需要高信号完整度和电气隔离的电机驱动应用。虽然Σ-Δ技术本身已广为人知，但转换器使用常常存在不足，无法释放这种技术的全部潜力。本文从应用角度考察Σ-Δ ADC，并讨论如何在电机驱动中实现ZJ性能。

在三相电机驱动中测量隔离相电流时，有多种技术可供选择。图1显示了三种常用方法：一是隔离传感器（如霍尔效应或电流互感器）结合一个放大器；二是电阻分流器结合一个隔离放大器；三是电阻分流器结合一个隔离Σ-Δ ADC。

  
图1：三相电机驱动的常见电流测量技术

本文重点讨论性能ZG的方法——Σ-Δ转换。通常，Σ-Δ ADC针对的是需要高信号质量和电流隔离度的变频电机驱动和伺服应用。随ADC而来的还有解调和滤波，这些一般是由FIR滤波器（如三阶sinc滤波器sinc3）处理。

Σ-Δ ADC具有ZD的分辨率（1位），但通过过采样、噪声整形、数字滤波和抽取，可以实现非常高的信号质量。Σ-Δ ADC和sinc滤波器的原理已广为人知且有据可查，本文不予讨论。本文关注的是如何在电机驱动中实现ZJ性能，以及如何在控制算法中利用该性能。

利用Σ-Δ ADC测量相电流

当三相电机由开关电压源逆变器供电时，相电流可以看作由两个分量组成：平均分量和开关分量，如图2所示。Z上面的信号为一个相电流，中间的信号为逆变器相位臂的高端PWM，Z下面的信号为来自PWM定时器的样本同步信号PWM_SYNC。PWM_SYNC在PWM周期开始时和中心处置位，因此，它与电流和电压纹波波形的中点对齐。为简明起见，假设所有三相的占空比都是50%，意味着电流只有一个上升斜坡和一个下降斜坡。

图2：相电流在PWM周期开始时和中心处等于平均值

为了控制目的，仅关注电流的平均分量。要提取平均分量，Z常见的方法是对与PWM_SYNC同步的信号进行采样。在此情况下，电流为平均值，因此，如果能对采样时刻进行严格控制，就可以实现欠采样而不会发生混叠。

使用常规逐次逼近型（SAR）ADC时，采样由专用采样保持电路执行，用户得以严格控制采样时刻。然而，Σ-Δ转换是一个连续采样过程，需要通过其它方式来提取电流平均值。为了更好地了解这个问题，看一下Σ-Δ信号链会有帮助，如图3所示。

图3：使用Σ-Δ转换时的信号链

DY个元件是转换器本身。以数MHz的速率对模拟信号进行采样，将其转换为1位数据流。此外，转换器对量化噪声进行整形，将其推到更高频率。转换器之后是通过滤波和抽取方式执行的解调。滤波器将1位信号转换为多位信号，抽取过程将更新速率降低，使之与控制算法相匹配。滤波和抽取可以分两级完成，但极常见的方法是使用一个sinc滤波器，它能在YJ中完成这两个任务。sinc滤波器可以在FPGA中实现，或者也可以是微处理器中的标准外设（这已是司空见惯）。无论sinc滤波器如何实现，三阶（sinc3）是Z流行的形式。

从控制方面来说，可以将ADC视作理想器件，通常10MHz到20MHz的转换速率在数kHz带宽的控制环路中引入的延迟微不足道。然而，sinc3滤波器会引入一个延迟，使得我们无法谈论某个规定的采样时刻。为了更好地理解这一点，滤波器的复数频率域表示G（z）会有帮助：

DR为抽取率，N为阶数。滤波器为以采样频率更新的N个积分器（1/(1–z–1)）和以抽取频率（采样频率/DR）更新的N个微分器(1–z–DR)。该滤波器有存储器，这意味着电流输出不仅取决于电流输入，同时也取决于以前的输入和输出。通过绘制滤波器脉冲响应曲线可以很好地说明滤波器的这种特性：

其中，y为输出序列，x为输入序列，h为系统脉冲响应。sinc滤波器是一个线性且不随时间变化的系统，因此脉冲响应h[n]可用来确定任何时间对任何输入的响应。举个例子，图4显示了一个抽取率为5的三阶sinc滤波器的脉冲响应。

三阶sinc3滤波器（抽取率为5）的脉冲响应”图4：三阶sinc3滤波器（抽取率为5）的脉冲响应

可以看出，滤波器为加权和，中间的采样获得较大权重，而序列开始/结束时的采样权重较低。由于相电流的开关分量，这一点是必须考虑的，否则反馈会发生混叠。幸运的是，该脉冲响应是对称的，因此sinc滤波器会赋予中间轴之前和之后的采样以相同的权重。另外，相电流的开关分量也是对称的，中心点为平均电流。也就是说，如果在平均电流时刻之前采集了x个等距样本，并将其加到在平均电流时刻之后采集的x个等距样本之上，开关分量之和便是0。这可以通过对齐PWM_SYNC脉冲的脉冲响应中心轴来实现 

为了正确对齐PWM脉冲响应，必须知道脉冲响应的长度。三阶滤波器的脉冲响应中的轴数为：

利用此式可以算出以秒为单位的脉冲响应长度：  

其中，tM为调制器时钟周期。该时间值很重要，因为它告诉我们一个样本完全通过滤波器需要多长时间。脉冲响应的中心轴恰好位于总滤波器长度的一半处，因此，一个样本走完一半路程所需的时间必定为：

所以，如果输入采样开始于PWM_SYNC之前的τd，并且在PWM_SYNC之后的τd读取滤波器数据，则对齐就会如图5所示。采样开始由调制器时钟的使能/禁用来控制。一旦使能，滤波器就会与PWM保持同步，无需再对齐。

控制时序

通过对齐PWM_SYNC脉冲响应，便可测量相电流而不会有混叠，但在读取滤波器数据时必须十分小心。sinc滤波器在PWM_SYNC之前的τd启动，但数据需要2?τd的时间才能通过滤波器。换言之，必须在PWM_SYNC之后等待τd时间才能从滤波器读取数据。只有在此刻，电流的真实平均值才可用。与基于SAR的电流测量相比，这种方法在控制时序方面不相同，如图6所示。

在SAR情形（a）中，PWM_SYNC脉冲触发ADC执行若干采样和转换。当数据对控制环路而言已就绪时，系统产生一个中断，控制环路便可开始执行。而在Σ-Δ情形中，不是等待ADC，而是要让数据完全通过sinc滤波器。当数据就绪时，系统产生一个中断，指示控制环路可以执行。如果进行类比的话，SAR ADC的转换时间相当于脉冲响应时间的一半。脉冲响应一半的具体长度取决于调制时钟和抽取率。对于fM = 20 MHz且DR=100的典型配置，脉冲响应的一半为τd=7.4 μs。虽然比快速SAR ADC略长，但数值差别不大。

应当注意，在典型控制系统中，PWM定时器的零阶保持效应远远超过脉冲响应的一半，因此sinc滤波器不会严重影响环路时序。

Σ-Δ ADC对控制性能的影响

采用Σ-Δ ADC，用户可以自由选择sinc滤波器延迟或输出数据保真度。抽取率较高时，延迟较长，但信号质量较高；抽取率较低时则相反。这种灵活性对于电机控制算法设计十分有利。通常，算法的某些部分对延迟敏感，而对反馈JD较不敏感。其它部分适合在较低动态特性和较高JD下工作，但对延迟较不敏感。举个例子，考虑图7（a）所示的常规比例积分控制器（PI）。P部分和I部分采用相同的反馈信号工作，意味着该信号的动态特性必须适合两种控制路径。不过，P路径和I路径可以分离，P部分的任务是抑制快速负载变化和快速速度变化，但JD不是主要考虑。换言之，低抽取率和短延迟的sinc滤波器对P部分有利。I部分的任务是确保稳态性能稳定且JQ，它要求高JD。因此，高抽取率和较长延迟的sinc滤波器对I部分有利。

电机相电流由一个传感器（分流电阻）测量，并流经一个抗混叠滤波器，供应给Σ-Δ ADC。然后，1位数据流输入两个sinc滤波器，一个针对P控制器调谐，另一个针对I控制器调谐。为简明起见，图8省去了Clark和Park变换。然而，电流控制是在一个旋转dq框架中完成。

为了评估电流反馈分为两条路径的影响，我们对该闭环执行了稳定性分析。对于传统的Z域分析，sinc滤波器会带来问题。它会引入一个延迟，对于任何实际抽取率，该延迟小于一个采样周期。例如，若系统以fsw=10 kHz的速率运行，滤波器延迟将短于100 μs。从控制环路方面看，sinc模块是一个小数延迟滤波器。为了模拟小数延迟，将sinc滤波器近似看作一个全通滤波器。在ZG为奈奎斯特频率一半的较低频率时，该近似处理是JQ的，但在更高的频率，其与理想滤波器有一些偏差。然而，这里的目的是了解双反馈如何影响环路稳定性，就此而言，该近似是合适的。

现在将反馈分离，使P控制器和I控制器具有单独的路径，这种情况下，用于P控制器的sinc滤波器抽取率是固定值，使得群延迟为10 μs。仅I控制器的抽取率发生变化。

本文中，使用分离反馈的算法为PI控制器。不过，这只是一个例子，大多数控制系统都有多个算法，根据动态和JD要求调谐反馈对这些算法是有利的。磁通观测器、前馈控制器和PID控制器的差分部分就是一些例子。