一种短波动态频谱接入系统的设计

1 短波动态频谱接入系统硬件设计

短波动态频谱接入系统的硬件组成部分主要包括:TMS320VC5502 数字信号处理器、音频信号处理模块以及外部存储器等部分。

TMS320VC5502 是信号处理部分的核心，主要负责对音频信号处理模块送来的数据进行频谱分析;TLV320AIC10 音频处理模块主要完成对输入模拟信号的滤波和A/ D 转换工作; SST39LF800A 作为程序存储器，存放DSP 的引导程序; SDRAM 作为外部存储空间的扩展，存放处理的数据; DSP 与各外设的联络由XC2C128VQ100 来完成; 2410 开发板承载整个应用程序，同时通过RS 232 串口实现对短波电台的自动化操作和控制，并通过反馈信息获取电台的工作状态，图1 为系统的硬件框图。

系统工作过程如下: 系统加电TMS320VC5502复位后，由其内部固化的引导程序( BOOT) 将存于FLASH 的程序和数据搬移至内部RAM。由电台音频口送来的音频信号经TLV320AIC10 采样后，送到高速处理器TMS320VC5502 进行基带信号的FFT 运算。DSP 每运行一次算法，将结果送至RAM，在信道扫描一周后，RAM 将结果送到DSP，将各个信道的噪声功率值排序，并将结果通过RS232 口送给SBC 2410 开发板，SBC 2410 开发板收到后，根据预先设置好的噪声门限为每个信道划分等级，并将其存储在数据库中。

2 短波动态频谱接入系统软件设计

2. 1 探测信号发送主程序设计

探测信号发送主程序流程如图2 所示。

有效载荷经过卷积编码、交织和正交符号映射后，形成长度为13 1*= 832 的3 bit 数据符号序列，然后与保护序列、探测报头和数据符号序列组成信道符号序列，以2 400 符号/ s 的速率对1 800 Hz的载波进行8PSK 调制，产生发送波形。

2. 2 接收信号恢复主程序设计

在没有通信任务的状态下，系统持续地监测信道上有没有高过门限的有效信号序列。如果发现信号，系统开始对信号进行捕获。当第1 次出现峰值大于门限时，记录此时的频差估计值，然后作3 次确认。若3 次确认中的峰值大于门限的少于2 次，或者频差估计值之间的差值超出允许的范围，则认为捕获无效，系统重新开始搜索; 若确认过程中大于门限的峰值次数和频差估计值之间的差值在允许范围内，则进行位同步和信道估计。在位同步过程中，通过与本地序列的滑动相关来实现位同步和信道估计，并对多次估计值的结果进行适当处理，获得最终的位同步和信道参数估值结果。根据位同步结果,通过采用分集接收、相关解扩、解交织和解码获得原始信息，完成一次接收。根据前导序列的对比可获得信道误码率，其软件设计流程如图3 所示。

3 短波动态频谱接入系统性能测试

为了对所设计系统的整体性能进行*估，先后在重庆? 遵义、重庆? 常州、重庆? 广州、北京? 常州等不同距离的通信线路上进行了3 个多月、共约1 200 余次的通信实验。

实验中主要对设计系统的链路建立和基本数传性能进行了测试和*估。以链路建立和数据报文通信为主，每份报文以200 组为标准，每4 个字符为一组，共800 个字符进行实验。每隔30 min 发起一次呼叫，发起呼叫时的起始状态为同步扫描状态，待链路建立后并分别以600 baud 和1 200 baud 的数据传输速率发送报文。通过记录链路建立情况、呼损率和数据报文的接收情况来测试系统的基本性能。通过对实验数据的比较分析表明，系统由于采用了短波频谱感知技术、动态频率优选等技术，建链概率和建链时间分别比二代短波电台提高了约26% 和31% 。

在数据报文的通信过程中，由于系统采用了短波频谱感知技术，通信前，系统根据频谱感知结果优选出了可靠空闲频谱，保证了系统始终建链在可靠信道上。在数据传输速率为600 baud 和1 200 baud的前提条件下，报文的正确接收概率比普通的短波电台提高了10%~ 12%，而且平均错误字符的概率也比普通电台降低了一个数量级，达到了10- 4，能够充分满足短波普通通信业务的需求。

4 结束语

综上所述，基于短波动态频谱接入的频谱感知技术改善了现有的二代短波通信系统的链路建立及业务传输性能，提高了短波数据通信的可靠性和有效性，对于提升通信装备的战术技术性能具有十分重要的意义。