PCB 设计指南如何改善信号完整性

PCB 设计指南是为电路设计工程师制定的基准，旨在帮助他们满足行业标准。遵循这些指南将确保更好的可制造性和强大的产品性能。

设计指南旨在提高产品的可测试性和可制造性。它们提出了改善 PCB 信号完整性和电磁兼容性 (EMC) 的建议，从而提高产品的整体性能。

本文将概述各种 PCB 设计指南，以提高 PCB 的信号完整性。遵循这些指南将有助于工程师进行稳健的PCB 制造。

PCB 中的信号完整性

信号完整性是指电信号通过传输线从驱动器传输到接收器而不产生任何失真的能力。失真的信号会给电路板上的相邻信号带来噪声，并降低电路运行的整体效率。在高速电路中，信号失真会变得非常严重，并会损害 PCB 的整体性能。

因此，设计符合必要监管标准的 PCB 非常重要。设计精良且信号完整性强的 PCB 将避免因衰减、地弹和阻抗干扰而导致的任何信号衰减。

如果电路设计仅包含低速信号，则几乎不存在信号完整性问题。但在高速设计中，由于较短的上升时间要求，信号会失真。因此，我们需要了解某些信号完整性问题，才能理解推荐的 PCB 设计指南。

反射

信号源传输到接收器的部分信号功率通过走线反射回源的过程称为反射。它会导致振荡，从而导致信号失真。每当电路中的阻抗发生变化时，信号走线中就会产生反射效应。这反过来又会增加过冲和下冲问题。

振铃、过冲和下冲

振铃是由于 PCB 走线中的信号反射而导致电压或电流信号发生不希望的振荡的过程。如果传输信号的值大于上升信号中的实际值，则会发生过冲。同样，当传输信号的值低于下降信号中的实际值时，就会发生下冲。所有这些过程都会使 PCB 中的传输信号失真。

相声

在高速设计中，紧密布线的相邻信号可能会无意中相互影响，从而导致信号失真。这种失真主要是由于 PCB 中的电场或磁场耦合造成的。在电路板相邻层布线的信号之间也可能发生串扰。

信号衰减

由于 PCB 的走线电阻和介电损耗，信号从源通过 PCB 导体传输到负载时会发生信号衰减或能量损失。在高频下，信号衰减要高得多，需要事先进行设计考虑来处理这个问题。

传播延迟和信号偏差

信号在 PCB 走线上的传播延迟是指该特定信号从源传输到负载所需的时间。它取决于 PCB 介电常数和走线几何形状。当一组信号中存在延迟不匹配时，就会发生信号偏移。在电路设计中，当存在时钟和数据信号时，它会严重影响性能。

地弹或同步开关噪声

当 PCB 上的多个组件同时在高低状态之间切换时，电源和接地路径中的电压会下降。这会导致组件电源和接地引脚之间的电压降低。噪声容限也会降低，这可能会导致电路的错误切换。

PCB 信号完整性指南

线路阻抗不连续是上述大多数信号完整性问题的原因。这种阻抗不连续性发生在信号布线时，例如走线分支、返回信号路径分叉以及路径中的过孔或短截线。

减少由于阻抗不匹配而导致的信号失真的指导原则如下：

在源端提供正确的终端电阻。
使用更小的微通孔可显著减少由通孔和短线引起的信号失真。
保持短线的走线长度。
避免走线分支并使用适当的布线拓扑。

减少串扰效应的设计指南如下：

在适用的设计部分使用差分信号将消除串扰效应。
尽量缩短并行布线信号的长度。
根据布线指南，将相邻信号间隔开至允许的距离。
确保传输线足够靠近接地平面，以避免任何不必要的相邻信号耦合。
相邻平面上的信号的正交布线可以在很大程度上避免串扰。

以下是减少信号衰减问题的设计指南：

选择低损耗的介电材料和电阻走线，以减少信号衰减误差。
设计中使用放大器和中继器可以帮助增强信号强度。

以下是减少传播延迟和信号偏差的设计指南：

避免使用介电常数较大的基板，以帮助减少信号的传播延迟。
通过正确的走线长度匹配，可以限度地减少信号总线的偏差。

减少地弹和开关噪声问题的设计指南如下：

在决定电路板层的堆叠时，将电源层和接地层彼此靠近放置。
去耦电容不是可选的，必须在本地接地实施。
将去耦电容放置在靠近元件引脚的位置，并且尽可能使用引线较短的器件封装。
添加必要的限流电阻，以避免短路或过载。